feat(sleef/eigen): spike 证据分流——真 VLA 迁移（四档逐位一致实证）+ 自 pin 回退 (all-VL Phase 2 P5)

CLAUDE.md

@@ -136,11 +136,12 @@ END_DECLARE_TEST
   pinnable VL and no SVE2/SME, some expose the full SVE2 set + SME/SME2 at a
   wider VL. Verification path follows rule 2: tiers the host supports are
   verified natively here; tiers it lacks go to gem5-fi
-  (`--sve_vl/--sme_vl {1,2,4,8}` = 128/256/512/1024-bit). `tests_sve`
-  compiles at fixed 128-bit, so on SVE hosts with VL≠128 the eigen SVD test
-  needs a VL-pinning launcher (`scripts/eigen-sve-double/` precedent; the
-  external `/tmp/vlrun` tool no longer exists); `sleef_sve` stays at 128 by
-  design.
+  (`--sve_vl/--sme_vl {1,2,4,8}` = 128/256/512/1024-bit). All-VL Phase 2 P5:
+  `tests_sve` (eigen×2 only) still compiles at fixed 128-bit — those tests
+  self-pin each worker thread to the compile-time VL inside `test_run`
+  (`arm64_sve_pin_vl(16)`, no external launcher; a failed pin skips honestly).
+  `sleef_sve` + sve_rot×5 migrated to the true-VLA `tests_sve_vla` library
+  (no `-msve-vector-bits`, all-VL 128..1024-bit).
 - **SME caveat**: "HWCAP2_SME=0 / `SMSTART` raises SIGILL" only proves SME is
   *not enabled by this kernel* — with `CONFIG_ARM64_SME=n` (check
   `/boot/config-$(uname -r)`; the SME sysctl

README.md

@@ -369,7 +369,7 @@ bash scripts/run/run_sdc_campaign.sh --selftest-classify                # 解析
 | 压缩 | `zlib*`、`zstd*`、`zfuzz`、`isal_igzip` | zlib/zstd 压缩-解压往返、各级别、fuzz、isa-l deflate/inflate 往返（`-O isal_igzip.level=0..3` 扫四套 match-finder 数据结构：静态 Huffman/基础 hash 链/深历史/hash map） |
 | 线性代数（Eigen） | `eigen_gemm_*`、`eigen_sparse`、`eigen_svd*`（含 `_cdouble_sve`） | GEMM、稀疏 Cholesky、SVD（BDCSVD/Jacobi）施压 FMA/向量 |
 | 线性代数（OpenBLAS） | `openblas_dgemm`、`openblas_sgemm`、`openblas_zgemm`、`openblas_cgemm`、`openblas_lu` | OpenBLAS NEON FMA 微内核 GEMM（double/float/complex-double/complex-float 四种 lane 组织），每迭代 copy/compute/verify；矩阵尺寸 `-O <testid>.mdim=N`（16..4096，默认 256）可扫 L1D→L2→LLC→DRAM→NUMA 工作集；`-O <testid>.transab=0..3` + `.beta_permille` 扫 packing/读改写相位；`openblas_lu` = LAPACK dgesv 主元分支 + 行交换 store + 三重 golden 比对（vendored，见上节） |
-| 超越函数（SLEEF） | `sleef_neon`、`sleef_sve` | 多项式 FMA 依赖链 × 宽向量，逐字节 golden 比对；u10 + u35 双精度档（两套独立多项式链）+ asin/atan/cbrt/log10/sinh/tanh/pow 函数族；`sleef_neon` 足迹旋钮 `-O sleef_neon.nelems=N`（128..262144，默认 1024，4 的倍数）扫 L1/L2/LLC 工作集；`sleef_sve` 需 SVE 硬件（无则干净 skip）（vendored，见上节） |
+| 超越函数（SLEEF） | `sleef_neon`、`sleef_sve` | 多项式 FMA 依赖链 × 宽向量，逐字节 golden 比对；u10 + u35 双精度档（两套独立多项式链）+ asin/atan/cbrt/log10/sinh/tanh/pow 函数族；`sleef_neon` 足迹旋钮 `-O sleef_neon.nelems=N`（128..262144，默认 1024，4 的倍数）扫 L1/L2/LLC 工作集；`sleef_sve` 需 SVE 硬件（无则干净 skip），all-VL 128..1024-bit 真 VLA（all-VL Phase 2 P5 迁入 `tests_sve_vla` 库，TU 与 vendored SLEEF 均纯 VLA）（vendored，见上节） |
 | FFT（pocketfft） | `pocketfft_fft` | 复数 FFT + 实数 rfft 前向 golden 比对：位反转抽取重排（store→load scatter）+ 旋转因子 FMA 蝶形链；`-O pocketfft_fft.n=N` 扫因子谱系（512..16384 pow2 / 4099/8191 质数触发 Bluestein 卷积化 / 6144/10000 混合 radix）（vendored，见上节） |
 | IPSec / 密码 | `ipsec_*`（70，含 24 个 SVE 移植变体） | AES-CBC/CTR/GCM、HMAC-SHA1/2、XCBC/CMAC/3DES-DOCSIS 于 NEON / SVE |
 | OpenSSL SHA | `openssl_sha`、`openssl_sha3`、`openssl_sm3sm4` | SHA-256/384/512（SHA-2 加法链）、SHA-3-224/256/384/512 + SHAKE128 XOF（Keccak 置换 AND/旋转/χθ 步，与 SHA-2 正交的 FU 混合）、SM3 摘要 + SM4-CBC 加解密往返（国密整数通路）vs golden（默认构建，优先 vendored OpenSSL） |
@@ -496,7 +496,7 @@ for i in 0 1 2; do SANDSTONE_STRATEGY_INDEX=$i ./builddir/sdcshield -e memcpy_re
 
 仍无 knob 的测试（eigen NEON 家族、isal_crc×10、openssl×3 等）参数为编译期常量——参数审查（`docs/research/third-party-sdc-param-critique.md`）记录的已知状态；ipsec×46（NEON）已于 2026-09-19 补齐 `datasize`。
 
-Eigen SVD：`eigen_svd_cdouble` 跑在 NEON 后端；`eigen_svd_cdouble_sve` 跑在 SVE 向量后端（vendored Eigen 5.0 已补 `PacketXd`/`PacketXcd` double 与 complex<double> packet——svcmla 复数乘法、ptranspose 复数转置、gather/scatter 等全套，2026-09-19）。本机（VL=256）实测 300×300 复数 BDCSVD ~0.7 s（标量回退时代 >10 分钟）；VL=512 场景在 gem5 SE 模式功能验证（`scripts/eigen-sve-double/gem5/`）。注意：size-specific SVE 代码要求运行时向量长度等于编译期 `-msve-vector-bits`（128），本机 256 硬件上独立运行该测试需 prctl 固定任务 VL。
+Eigen SVD：`eigen_svd_cdouble` 跑在 NEON 后端；`eigen_svd_cdouble_sve` 跑在 SVE 向量后端（vendored Eigen 5.0 已补 `PacketXd`/`PacketXcd` double 与 complex<double> packet——svcmla 复数乘法、ptranspose 复数转置、gather/scatter 等全套，2026-09-19）。本机（VL=256）实测 300×300 复数 BDCSVD ~0.7 s（标量回退时代 >10 分钟）；VL=512 场景在 gem5 SE 模式功能验证（`scripts/eigen-sve-double/gem5/`）。注意（all-VL Phase 2 P5 起）：size-specific SVE 代码要求运行时向量长度等于编译期 `-msve-vector-bits`（128）——Eigen packet 定宽、VLA 语言级不可编译（spike 两次确证），故 `eigen_svd_cdouble_sve` 与 `eigen_gemm_double_max_arm` 在 `test_run` 内经 `arm64_sve_pin_vl(16)` 把 worker 线程自 pin 到编译期 VL，不再需要外部 launcher 先 pin 再 exec（pin 失败（内核限制）诚实 SKIP）。
 
 ## 架构支持
 

docs/architecture.md

@@ -177,5 +177,11 @@ process vector length to equal the compile-time `-msve-vector-bits`.
 Whether a host has SVE at all is per-machine: probe it (CLAUDE.md rule 2)
 instead of assuming — on a host without SVE the SVD SVE test cleanly skips,
 and on SVE hosts with VL≠128 it needs a `prctl(PR_SVE_SET_VL, 16)` pin (see
-`scripts/eigen-sve-double/` and `arm64_sve_pin_vl()`). `sleef_sve` compiles
-at 128 by design.
+`scripts/eigen-sve-double/` and `arm64_sve_pin_vl()`). All-VL Phase 2 P5:
+the Eigen pair (`eigen_svd_cdouble_sve`, `eigen_gemm_double_max_arm`) self-pins
+each worker thread inside `test_run` via `arm64_sve_pin_vl(16)` — no external
+launcher needed anymore (Eigen's SVE packets are compile-time fixed-width; VLA
+is un-compilable at the C++ language level per the twice-confirmed spike, so
+the 128-bit lock stays; a failed pin skips honestly). `sleef_sve` and the
+sve_rot probe family migrated to the true-VLA `tests_sve_vla` library (no
+`-msve-vector-bits`) — all-VL 128..1024-bit.

docs/research/adding-tests.md

@@ -104,14 +104,15 @@ reconfigure，plain ninja 感知不到），`./builddir/sdcshield --quality=0 --
 
 ## 4. 本仓库的构建分区（tests/cpu/meson.build sourceset 机制）
 
-四个 sourceset，决定源文件用什么编译选项：
+五个 sourceset，决定源文件用什么编译选项：
 
 | 集合 | 编译选项 | 用途 |
 |---|---|---|
 | `tests_set_base` | 基线 march | 通用测试（绝大多数） |
 | `tests_set_hsw`（仅x86） | `-march=haswell` + `-DEigen=EigenAVX2` | x86 AVX2 |
 | `tests_set_skx`（仅x86） | `-march=skylake-avx512` + `-DEigen=EigenAVX512` | x86 AVX512 |
-| `tests_set_sve`（仅aarch64） | `-march=armv8.2-a+sve -msve-vector-bits=128` + `-DEIGEN_ARM64_USE_SVE -DEigen=EigenSVE` | ARM SVE（Eigen 命名空间改名避免与 NEON 基线符号冲突） |
+| `tests_set_sve`（仅aarch64） | `-march=armv8.2-a+sve -msve-vector-bits=128` + `-DEIGEN_ARM64_USE_SVE -DEigen=EigenSVE` | ARM SVE 定宽 128-bit（all-VL Phase 2 P5 后仅剩 eigen×2——Eigen packet 定宽，测试在 test_run 里 `arm64_sve_pin_vl(16)` 自 pin；Eigen 命名空间改名避免与 NEON 基线符号冲突） |
+| `tests_set_sve_vla`（仅aarch64） | `-march=armv8.2-a+sve`（无 `-msve-vector-bits`） | 真 VLA SVE 测试（sleef_sve + sve_rot×5，all-VL 128..1024-bit；all-VL Phase 2 P5） |
 
 另外几个独立 static_library（带专属 march）：
 - `tests_crc`（aarch64）：`-march=armv8.1-a+crc`——arm_acle CRC intrinsics

docs/research/progress-log.md

@@ -657,6 +657,7 @@ M4 未尽项（假通过清单 ARM64 重推导、耗时尾部基线）在 v5 §1
 
 ## 2026-10-24（all-VL Phase 2 P3：sve512 家族×10 全 VL 化——issue #182 疑点清除）
 ## 2026-10-24（all-VL Phase 2 P3：sve512 家族×10 全 VL 化——issue #182 在 3 个代表性 kernel 上未复现）
+## 2026-10-24（all-VL Phase 2 P3：sve512 家族×10 全 VL 化——issue #182 疑点清除）
 
 - **探索结论**:8/10 文件几何早已 svcnt 动态(512-ism 全为文案), 真重构仅
   xlswave(Phase A 硬 512 双向量几何: B_TILE=16/n+8/result+8 越界/闭式 golden
@@ -670,6 +671,8 @@ M4 未尽项（假通过清单 ARM64 重推导、耗时尾部基线）在 v5 §1
   全部模式字节级全绿——历史 GH runner VL=128 golden 失配在 gem5-fi O3
   全 VL 语义下不复现;非全家族逐文件运行验证, 且本机无 SVE、真实 SVE
   主机验证未覆盖(结论口径收窄, PR #283 评审)。chain 16 checksum 互异;
+  #182 疑点清除**: 128-bit 档全部模式字节级全绿——历史 GH runner VL=128
+  golden 失配在 gem5-fi O3 全 VL 语义下不复现。chain 16 checksum 互异;
   gather 同档 fixed/random checksum 相同系设计属性(FNV 按地址序, dst 内容
   与排列无关, 源码核实)。
 - **重构**(feat/sve512-allvl, 11 commit): 范本 f64_chain_arm(a08302c0)+
@@ -711,6 +714,7 @@ M4 未尽项（假通过清单 ARM64 重推导、耗时尾部基线）在 v5 §1
 - **验证模式**: 16-run 与 20-commit 实施均由隔离 subagent 执行; 每文件
   TU 零告警+skip 干净(框架编译特性门)+终态全量构建零告警+zstd19 pass。
 - **诚实边界**: verify.cpp 的 5200 向量 OpenSSL 重验需 SVE 硬件(本机
+<<<<<<< HEAD
   仅编译验证, commit 正文记录); hmac 容量守卫的 init 侧失败类别已由
   20f73730 修正(compute_golden 经返回值传播, test_init 返回
   EXIT_FAILURE → 干净 Failed, 非 Skipped)——本条曾按旧形态记账, 评审
@@ -779,3 +783,74 @@ M4 未尽项（假通过清单 ARM64 重推导、耗时尾部基线）在 v5 §1
   完整 sdcshield 二进制(fork+96 线程+OpenSSL)不可入 gem5 SE 单进程
   配置; 胶水依赖的算术不变式(lanes 换算 svl/4==svcntw()、[4,32]/
   [2,16] 范围、漂移比较操作数)已由同源 harness 逐档执行。
+=======
+  仅编译验证, commit 正文记录); hmac 容量守卫的 init 侧失败经
+  report_fail_msg 会表现为 Skipped("Unexpected OS error")而非干净
+  Failed——knob 钳制后不可达, 纯纵深防御, 记账。
+- **承接**:P5(sleef/eigen×8)Eigen 侧已裁自 pin 回退(spike 证据: VLA
+<<<<<<< HEAD
+  语言级不可编译); sleef 半侧待 spike; P6 存量迁移(含本阶段 6 个
+  遗留手探文件)待做。
+>>>>>>> 853994d3 (docs(all-vl2): P4 收尾——README VL 政策段 all-VL 化 + progress-log 实证条目)
+=======
+  语言级不可编译); P6 存量迁移(含本阶段 6 个遗留手探文件)待做。
+
+## 2026-10-24 · P5 sleef 半侧实证收口(PR #286 检视闭环)
+
+- **sleef_sve 真 VLA 迁移的 16-run 矩阵全绿**(merge blocker 解除):
+  gem5-fi `sleef_vla_dual`(feat/sleef-vla-dual @ 6d740525),四档
+  (128/256/512/1024-bit)×{fixed,random×3},全部 SDCSHIELD_FAILS=0;
+  同一输入集 checksum 四档逐位一致(跨档字节同一性成立,per-lane 纯度
+  +尾精确的设计预期);三重保真闭环——gem5 向量 vs 标量 worst 0.00 ulp
+  + 真硬件标量锚(宿主用同一 libsleef.a 逐位一致),阴性对照(金标准/
+  输入 1-ulp 毒化)确认检测链非空转。内核直链 vendored libsleef.a
+  (与 tests_sve_vla 同一机器码),12 函数矩阵镜像 sleef_sve.cpp。
+- **sve_rot×5 家族归并裁定**(诚实边界):与 sleef_sve 同批迁入真 VLA
+  库、迁移机制同构(同库同 flag),但**风险面不同构**——sleef 拉入整库
+  VLA 机器码(深),sve_rot 是自写浅内核(裸 z-ldr/str + 整数 _x 算子,
+  无 whilelt 尾无库代码);本矩阵可背书"库迁移模式"半边,**不能**当作
+  sve_rot 指令面验证。sve_rot 维持 compile-probe-only,若需收口应补
+  小型 sve_rot_vla_dual(z-ldr/str + 整数算子 × 四档)——登记为后续
+  可选工作项,不阻塞本 PR。
+- **gem5 SE 边界新实证**:guest 退出码不传播(exit(7)→gem5 退 0),
+  "真实退出码"记 gem5 进程码;F3(SVE2_MOVI 读回 DEVIATION)根因 open
+  (上下文相关 O3 现象,孤立复现失败),SLEEF 不受影响由价值级证据独立
+  证明——均入档 gem5-fi findings.md。
+- **PR #286 检视闭环累计**:三笔修复(meson 硬件描述勘误/xlswave 失败
+  现场位型 dump/17 处 ipsec 注释口径)+ 47 提交 rebase 线性化
+  (git-sanity)+ 本实证收口。
+<<<<<<< HEAD
+>>>>>>> 11cdd2c5 (docs(sleef): 真 VLA 迁移 gem5-fi 16-run 实证收口——merge blocker 解除)
+=======
+
+## 2026-10-25 · PR #286 检视 round 1 处置(head 11cdd2c5,当前 head 5 条意见)
+
+- **意见清单与裁定**:当前 head 待处置 5 条——k7pattern GPS tag 16-bit
+  byte_off 1024-bit 档溢出(采纳,修复+gem5 16-run 实证);xlswave Phase A
+  golden 硬编码 0.125 未绑 coeff[r](采纳,数值恒等替换);codex/coderabbit
+  两条为 usage-limit/操作状态消息(无需处置)。历史轮次:pr-agent "VL drift
+  无 return 堆溢出"驳回(report_fail_common 为 noreturn,
+  framework/sandstone_run.cpp:178,drift 分支不落地执行);xlswave 位型 dump
+  (3a5e2f80)/meson 硬件描述(e8bb1817)/sleef gem5 pending 注释(11cdd2c5)
+  三项确认已由中间提交处置;ipsec data_size 钳制为显式登记的流式组装后续
+  单元;sve_hmac.h 容量纵深防御与 NSTREAM 三处锁步为 Minor 重构建议,当前
+  17 调用方 require_sve_vl+drift guard 双保险,搁置不扩散。
+- **k7pattern GPS tag 32 位拆分**(099945ff):低 16 位保留经典字段+补码
+  校验,高 16 位占用 NEON tag 恒 0 的原 generation 字段,覆盖 1M slots ×
+  128B = 128 MiB < 4 GiB 全 knob 域零混叠;弃选 k3res 式槽内偏移(会使
+  任意槽间同 lane 错位读不可检,盲区更大且丢弃 A-track 位置信息)。仅
+  k7pattern 受影响(其余 sve_rot 家族 memset_random 无 tag/k3res 已槽内)。
+- **sve_rot_vla_dual 16-run 全绿**(gem5-fi feat/sve-rot-vla-dual @ faae123f,
+  收口本文件 2026-10-24 预登记的后续工作项):四档 × 四 cell 全部
+  SDCSHIELD_FAILS=0;fixed 拆分编码四档 tag dups=0;legacy 对照 1024-bit
+  档 dups=8192(= 512 slots × 16 lanes,byte_off 恰差 65536 位置对——检视
+  意见的混叠数学在四档真实执行中逐位实证),512-bit 档 65528 < 65536
+  dups=0 与原头注 "fits up to 512b inclusive" 边界精确吻合(kernel 镜像
+  保真度交叉验证);zero/one/hiham 十二 run 全绿(不经 tag,纯回归佐证)。
+- **xlswave golden 绑定 coeff[r]**(c11abc11):数值恒等(coeff[] run 期
+  初始化 0.125 后不变,同一表达式树 IEEE754 逐位相同),纯表达式来源替换,
+  无行为变化无需 gem5(如实声明)。
+- **验证**:build.sh 零新警告;本机四 k7p cell + xlswave SKIP 路径不变
+  (CpuNotSupported, 'test compiled with sve');zstd19 -t 2000 -n 1 pass;
+  x86-64 非回归(纯 aarch64 段内改动)。
+>>>>>>> 679c4610 (docs(progress): PR #286 检视 round 1 处置记录——k7pattern tag 32 位拆分 + sve_rot_vla_dual 16-run 实证)

tests/cpu/arm64/sve512_xlswave_ctx_arm.cpp

@@ -307,15 +307,33 @@ static int sve512_xlswave_ctx_arm_run(struct test *test, int cpu)
         /* Phase A verification: per-lane byte-exact compare against the
            init-frozen golden (the values are exact 1/8-grid quantities,
            so != and memcmp agree; memcmp keeps the byte-exact golden
-           discipline of phases B/C). */
-        for (size_t jj = 0; jj < bt; ++jj) {
-            if (memcmp(&result[jj], &d->axis_expected[jj], sizeof(double))
-                    != 0) {
-                log_warning("sve512_xlswave_ctx: axis lane %2zu "
-                            "result=%.1f expected=%.1f",
-                            jj, result[jj], d->axis_expected[jj]);
+           discipline of phases B/C). The golden is FROZEN in init, not
+           recomputed here from s_base: a per-round recompute reads the
+           same source the hardware just consumed, so at-rest s_base
+           corruption reconciles both sides and stays invisible (PR #283
+           review finding A; same idiom as sve512_gather_scatter_svd/_arm).
+           Forensics follow the Phase B discipline — scan ALL lanes and
+           dump 64-bit bit patterns, since the 1/8 grid means %.1f cannot
+           show low-mantissa flips (PR #286 review round 1). */
+        {
+            size_t bad_lanes = 0;
+            for (size_t jj = 0; jj < bt; ++jj) {
+                if (memcmp(&result[jj], &d->axis_expected[jj],
+                           sizeof(double)) != 0) {
+                    uint64_t g, a;
+                    memcpy(&g, &d->axis_expected[jj], 8);
+                    memcpy(&a, &result[jj], 8);
+                    log_warning("sve512_xlswave_ctx: axis lane %2zu/%zu "
+                                "golden=0x%016" PRIx64 " actual=0x%016"
+                                PRIx64 " xor=0x%016" PRIx64, jj, bt, g, a,
+                                g ^ a);
+                    ++bad_lanes;
+                }
+            }
+            if (bad_lanes > 0) {
                 report_fail_msg("sve512_xlswave_ctx_arm: phase A "
-                                "(stencil axis) SDC detected");
+                                "(stencil axis) SDC detected on %zu/%zu "
+                                "lanes", bad_lanes, bt);
                 return EXIT_FAILURE;
             }
         }