这个项目仍然是本人的课设,题目为差动放大电路。要求如下:
- 带有尾电流源
- 预期输入频率:1kHz,预期输入幅度:20mV
- 预期负载:20$k\Omega$
- 设计指标,在单端-单端下:
- 差模输入阻抗$R_{id} > 10k\Omega$
- 电压增益$A_v > 15$
- 在差动-差动下:
- 共模抑制比$CMRR > 50dB$
本仓库当前的电路设计中,所有的设计指标均已实现。
电路图可以在'LTSpice/'目录下找到。
如果需要运行Python脚本,请将'LTSpice/'目录下的所有文件都先执行一次仿真。
数据处理脚本在'DataProcessor/'目录下。
数据处理脚本的依赖如下:
- numpy
- matplotlib
- scipy
- ltspice