UCAS-CA-2022

一个单发射五级静态流水CPU，采用龙芯32位精简版指令集，支持异常和中断处理，使用AXI总线接口，已集成TLB模块。

UCAS大三计算机体系结构研讨课实验

Name		Name	Last commit message	Last commit date
Latest commit History 32 Commits
.gitignore		.gitignore
EXE_stage.v		EXE_stage.v
ID_stage.v		ID_stage.v
IF_stage.v		IF_stage.v
MEM_stage.v		MEM_stage.v
README.md		README.md
WB_stage.v		WB_stage.v
alu.v		alu.v
booth_multiplier.v		booth_multiplier.v
cache.v		cache.v
control_status_register.v		control_status_register.v
macro.vh		macro.vh
mul.v		mul.v
mycpu_top.v		mycpu_top.v
preIF_stage.v		preIF_stage.v
regfile.v		regfile.v
tlb.v		tlb.v
tools.v		tools.v

Provide feedback